Arquitectura de Computadores
 

Personal


Investigación en Curso


Resumen de Actividades

Con el objetivo de mejorar el Rendimiento del Procesador, hemos propuesto una técnica para mejorar el rendimiento de los procesadores superescalares, reduciendo la penalización por fallo mediante una estrategia llamada procesamiento de instrucciones por caminos duales (DPIP). También hemos propuesto una técnica, llamada Estrangulamiento Selectivo, para reducir el consumo de energía debido a las instrucciones que se han especulado erroneamente. En el campo del Subsistema de Entrada/Salida, hemos desarrollado un nuevo sistema de ficheros, llamado DualFS, que escribe los datos y metadatos de forma separada. Para mejorar el rendimiento aún más, hemos añadido prebúsqueda de datos y mecanismos de reordenación dinámica de metadatos. Hemos evaluado el nuevo sistema de ficheros, comparándolo con otros sistemas de ficheros con características similares. Los resultados conseguidos por DualFS son realmente espectaculares. Finalmente, hemos investigado también en el área de los Multiprocesadores Simétricos. Comenzando con una nueva arquitectura de directorio diseñada por nosotros, hemos propuesto nuevas soluciones para reducir las grandes latencias asociadas con los fallos de caché L2: 1) incluyendo un directorio de primer nivel dentro del chip del procesador; 2) usando un predictor para los caso de fallos de cache que provocan tres saltos en la red de interconexión para poder satisfacer dichos fallos; y 3) usando un predictor del propietario de la línea de cache cuando un bloque de caché compartido tiene que ser invalidado. Adicionalmente, hemos diseñado un nuevo protocolo de coherencia de caché para soportar los mecanismos mencionados anteriormente y así eliminar las nuevas condiciones de carrera.

Artículos

Año de publicación <1992> <2000> <2001> <2002> <2003> <2004> <2005>
2005
 
2004
 
  • Low-power Fetch Unit Design for Superscalar Processors. Juan L. Aragon and Alex Veidenbaum. In Proceedings of the XV Jornadas de Paralelismo, Almeria (Spain), September 2004.
  • Energy-Efficient Design for Highly Associative Instruction Caches in Next-@Generation Embedded Processors. Juan L. Aragon, Dan Nicolaescu, Alex Veidenbaum and Ana-Maria Badulescu. In Proceedings of the International Conference on Design, Automation and Test in Europe (DATE), Paris, France, February 2004.
2003
 

2002
 
  • Memory Conscious 3D Wavelet Transform. Gregorio Bernabé, José González, José M. García y José Duato. 28th Euromicro Conference (Multimedia and Telecommunications Track), Septiembre 2002.
  • Dual Path Instruction Processing. Juan L. Aragon, Jose Gonzalez, Antonio Gonzalez and James E. Smith. In Proceedings of the 16th ACM International Conference on Supercomputing (ICS), June 2002.
2001
 
2000
 

1992
 
 

AVISO: Por favor, respete los derechos del copyright. Los artículos aquí mostrados se pueden copiar sin ningún cargo siempre que no se pretenda obtener un beneficio comercial con ellos. En cualquier otro caso, puede ser necesario un permiso de los autores y de la editorial asi como pagar un canon por cada uno de ellos.